This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R) File 351: Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

010747115 **Image available**
WPI Acc No: 1996-244070/ 199625

XRPX Acc No: N96-204738

Field emission ultra thin display - has thin film formed on cathode electrode, to discharge electrons through detailed hole provided between pair of electrodes

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 8096704 A 19960412 JP 94259125 A 19940928 199625 B

Priority Applications (No Type Date): JP 94259125 A 19940928

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 8096704 A 12 H01J-001/30

Abstract (Basic): JP 8096704 A

The particle discharge device is provided with a cathode electrode line (13) and a gate electrode line (14), with an insulation layer (15) formed inbetween. The two electrode lines are placed on a substrate (11). A detailed hole (20) is formed through the gate electrode and the insulation layer.

A thin film (16) consisting of a particle discharge substance is formed on the detailed hole provided on the upper layer of the cathode electrode. On application of a voltage, electrons are emitted from the particle discharge substance between the pair of electrodes, through the detailed hole.

ADVANTAGE - Ensures efficient emission of electrode with good directivity. Ensures uniform emission of current by giving low derive voltage. Improves reliability and life span of display device.

Dwg.4/21

Title Terms: FIELD; EMIT; ULTRA; THIN; DISPLAY; THIN; FILM; FORMING; CATHODE; ELECTRODE; DISCHARGE; ELECTRON; THROUGH; DETAIL; HOLE; PAIR; ELECTRODE

Derwent Class: V05

International Patent Class (Main): H01J-001/30

International Patent Class (Additional): H01J-009/02

File Segment: EPI

Manual Codes (EPI/S-X): V05-L01A3; V05-L05D1

			v
	;		
		·	·
			Λ.
•			

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-96704

(43)公開日 平成8年(1996)4月12日


	1/30 9/02	職別記号 2 C B	庁内整理番号	FI	技術表示箇所
				審査請求	未請求 請求項の数11 FD (全 12 頁)
(21)出願番号		特願平6-259125		(71)出顧人	000002185
(22)出願日 平成6年(1994)9月28日			東京都品川区北品川6丁目7番35号		
		(72)発明者			
				(72)発明者	中田 論 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
				(74)代理人	弁理上 逢坂 宏

(54) 【発明の名称】 粒子放出装置、電界放出型装置及びこれらの製造方法

(57)【要約】

【構成】第1の電極と第2の電極とが絶縁層15を介し 互いに対向して設けられ、第2の電極及び絶縁層15を それぞれ質通する微小孔20が形成され、第1の電極と 第2の電極との間に電圧を印加することによって電子が 第1の電極側から微小孔20を通して放出して構成する 電子放出装置又はこれを組み込んだ電界放出型装置にお いて、第1の電極の構成材料よりも仕事関数が小さい電 了放出物質からなる薄膜が、第1の電極と接した状態で 微細孔20内に設けられている電子放出装置又は電界放 出型装置。

【効果】電子放出能力とその方向性を良好とし、低電圧 駆動を可能にして放出される電流量の均質化を図り、し かも、高信頼性、長寿命であり、高精細、大型の極薄型 ディスプレイ装置にも十分対応可能な装置を提供でき る。



【特許請求の範囲】

【請求項1】 第1の電極と第2の電極とが絶縁層を介 し互いに対向して設けられ、前記第2の電極及び前記絶 緑層をそれぞれ貫通する微小孔が形成され、前記第1の 電極と前記第2の電極との間に電圧を印加することによ って所定の粒子が前記微小孔を通して放出されるように 構成されている粒子放出装置において、前記第1の電極 の構成材料よりも仕事関数が小さい粒子放出物質からな る薄膜が前記微小孔内に設けられていることを特徴とす る粒子放出装備。

【請求項2】 互いに交差するカソード電極ラインとゲ ート電極ラインとが絶縁層を介して基体上に積層され、 前記ゲート電極ライン及び前配絶縁層をそれぞれ貫通す る微小孔が形成されていると共に、前記カソード電衝ラ インの構成材料よりも仕事関数が小さい電子放出物質か らなる薄膜状の微小冷陰極が前記微小孔内に設けられ、 電子放出源として構成された、請求項1に記載した粒子 放出装置。

【請求項3】 粒子放出物質からなる薄膜が、絶縁層の 2分の1以下の厚みに設けられている、請求項1又は2 20 に記載した粒子放出装置。

【請求項4】 粒子放出物質の仕事関数が 3.0 e V以下 である、請求項1~3のいずれか1項に記載した粒子放 出装置。

【請求項5】 粒子放出物質がダイヤモンドである、請 求項4に記載した粒子放出装置。

【請求項6】 微小孔がほぼ円形である、請求項1~5 のいずれか1項に記載した粒子放出装置。

【請求項7】 微小孔がスリット状である、請求項1~ 5のいずれか1項に記載した粒子放出装置。

【請求項8】 請求項1~7のいずれか1項に記載した 粒子放出装置を具備する電界放出型装置。

【請求項9】 カソード電極ライン、ゲート電極ライ ン、微小孔付きの絶縁層及び前記微小孔内の薄膜状の微 小冷陰極からなる第1のパネルと、複数色の発光体及び これらの発光体がそれぞれ被着された電極からなる第2 のパネルとによって電界放出型発光装置として構成され た、請求項8に記載した電界放出型装置。

【請求項10】 発光体が螢光体である電界放出型ディス 放出型装置。

【請求項11】 基体上に第1の電極を形成する工程と、 この第1の電極を含む領域上に絶縁層を形成する工程 と、この絶縁層上に第2の電極を形成する工程と、この 第2の電極及び前記絶縁層をそれぞれ貫通する微小孔を 形成する工程と、前記第2の電板上に剥離層を形成する 工程と、しかる後に粒子放出物質を前記微小孔内に堆積 させて前記粒子放山物質の薄膜を形成する工程と、前記 剥離層と共にこの剥離層上の前記粒子放出物質を除去す

した装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、粒子放出装置(例え ば、極薄型のディスプレイ装置に使用して好適な電子放 出源)、電界放出型装置(例えば、前記電子放出源を具 備するディスプレイ装置) 及びこれらの製造方法に関す るものである。

2

[0002]

【従来の技術】従来、例えば極薄型のディスプレイ装置 10 としては、電界放出型カソードを電子放出源とする電界 放出型ディスプレイ(FED:Field Emission Displa y) が知られている。

【0003】公知のFEDでは、スクリーン内部に電子 放出源を設け、その各面素領域内に電子放出材料からな る多数のマイクロチップを形成し、所定の電気信号に応 じて対応する固素領域のマイクロチップを励起すること により、スクリーンの螢光面を発光させている。

【0004】上記の電子放出源においては、帯状に形成 された複数本のカソード電極ラインと、このカソード電 極ラインの上部においてカソード電極ラインと交差して 帯状に形成された複数本のゲート電極ラインとが設けら れ、上記カソード電極ラインの上記ゲート電極ラインと の各交差領域がそれぞれ1画素領域として形成されてい

【0005】従来の電子放出源によれば、具体的には図 11~図13に示すように、例えばガラス材からなる下部基 板101 の表面上に帯状の複数本のカソード電極ライン10 3 が形成されている。

【0006】これらのカソード電極ライン103 には各接 続部 103aを除いて絶縁層105 が成膜され、この上に各 カソード電極ライン103 と交差して帯状に複数本のゲー ト電極ライン104 が形成されていて、各カソード電極ラ イン103 と共にマトリクス構造を構成している。

【0007】さらに、各カソード電極ライン103 の接続 端部 103a及び各ゲート電極ライン104 の接続端部 104 aが制御手段107 にそれぞれ接続され、電気的に導通し ている。

【0008】ここで、各カソード電極ライン103 の各ゲ プレイ装置として構成された、請求項9に記載した電界 40 一ト電極ライン104 との各交差領域122 において、絶縁 暦105 には、カソード電極ライン103 からゲート電極ラ イン104 へ通じる孔径wの多数の円形の微細(小)孔12 0 がカソードホールとして形成され、これらの各孔内に 電界放出型カソードとしてのマイクロチップ106 が数μ m以下の微小サイズに設けられている。

【0009】これらの各マイクロチップ106 は、電子放 山材料、例えばモリブデンからなっていて、ほぼ円錐体 に形成され、それぞれカソード電極ライン103 上に配さ れている。そして、各マイクロチップ106 の円錐体の先 る工程とを有する、請求項 $1\sim10$ のいずれか1項に記載 50 端部は、ゲート電極ライン104 に形成されている電子通

過用のゲート部 104bにほぼ位置している。

【0010】このように、各カソード電極ライン103の 各ゲート電極ライン104 との各交差領域122 には、多数 のマイクロチップ106 が設けられて画素領域が形成さ れ、個々の画素領域が1つの画素(ピクセル)に対応し ている。

【0011】上記のように構成された電子放出源(電界 放出型カソード)においては、制御手段107 により所定 のカソード電極ライン103 及びゲート電極ライン104 を て、この印加電圧を対応する画素領域内の各マイクロチ ップ106 に印加すると、各マイクロチップ106 の先端か らトンネル効果によって電子が放出される。なお、この 所定の印加電圧値は、各マイクロチップ106 がモリブデ ンからなっている場合、各マイクロチップ106の円錐体 の先端部付近の電界の強さが10°~10'°V/mとなる程 度のものである。

【0012】このとき、この電子放出源が内蔵されたデ ィスプレイ(FED)においては、所定の画素領域を励 た電子が、制御手段107 によりカソード電板ライン103 とアノード(螢光面パネルの透明電極)との間に印加さ れた電圧によって更に加速され、ゲート電極ライン104 とアノードとの間に形成された真空部を通って螢光面に 到達する。そして、この電子線により螢光面から可視光 が放出される。

【0013】ここで、図11においてこのディスプレイ装 置の構成を説明すると、例えばR(赤)、G(緑)、B (青) の三原色の各螢光体素子がITO (Indium Tin O xide: In及びSnの混合酸化物) 等からなる透明電極 30 100R、 100G、 100Bを介してストライプ状に配列さ れてカラー螢光面123 が形成された光透過性の螢光面パ ネル114 と、電界放出型カソードを有する電極構体115 (電子放出源) が形成された背面パネル101 とがシール 材等により気密に封止され、所定の真空度に保持され

【0014】螢光而パネル114 と背面パネル101 とは、 その間隔を一定に保持するために所定の高さの柱 (いわ ゆるピラー) 110 を介して封止される。

【0015】このFEDによりカラー表示を行う方法と 40 しては、選択された交差部122 の各カソードと一色の登 光体とを対応させる方法と、各カソードと複数の色の登 光体とを対応させるいわゆる色選別方法がある。この場 合の色選別の動作を図14及び図15を用いて説明する。

【0016】図14において、螢光面パネル114の内面の 複数のストライプ状の透明電極100上には各色に対応す るR、G、Bの螢光体が順次配列されて形成され、各色 の電極はそれぞれ赤色は3尺、緑色は3尺、青色は3円 の端子に集約されて導川されている。

【0017】対向する背面パネル101 上には、上記した 50

ようにカソード電極103 及びゲート電極104 が直交して ストライプ状に設けられ、マイクロチップ先端に10%~ 10'° V/mの電界がかかるようにカソード電極103 -ゲ ート電極104 間に電圧を印加すると、各電極の交差部12 2 に形成されたマイクロチップ (電界放出型カソード) 106 から電子が放出される。

【0018】一方、透明電極100(即ち、アノード電板) とカソード電極103 との間には 100~1000Vの電圧を印 加して、電子を加速し、螢光体を発光させる。図14の例 選択し、これらの間に所定の電圧を印加することによっ 10 においては、赤色螢光体Rにのみ電圧を印加して、電子 を矢印e で示すように加速させた場合を示している。

> 【0019】このように、三端子化された各色R、G、 Bを時系列で選択することによってカラー表示を行うこ とができる。各カソード電極列上のある一点のカソー ド、ゲート及びアノード(螢光体ストライプ)のNTS C方式での色選別タイミングチャートを図15に示す。

【0020】各カソード電極103 を1Hの周期で線順次 駆動させるときに、各色螢光体R、G、Bに対しそれぞ れ周期HのうちH/3ずつ+hVの信号を与える一方、 起することによって各マイクロチップ106 から放出され 20 ゲート信号及びカソード信号をH/3周期でゲート信号 として+αⅤ、カソード信号として-αⅤ~-βⅤを同 期してそれぞれ与え、ゲートカソード間電圧V1,=+2 αVのときに電子を放出して、H/3毎に選択される R、G、Bの各量光体を発光させて色選別を行うことが でき、これによりフルカラー表示を行うことができる。

【0021】しかしながら、本発明者が上記した電子放・ 出源について検討を加えた結果、以下に述べるような欠 点が存在することを突き止めた。

【0022】まず、図16に示すように、カソード電極10 3 上の微細孔120 内に配したマイクロチップ106 がほぼ 絶縁層105 の厚みに亘ってほぼ円錐体に形成されている ために、ゲート電極104 -カソード電極103 間に電圧を 印加した際に等電位面Eに はマイクロチップ106 の円錐 面に沿って微細孔120 内に形成されることになる。

【0023】ところが、マイクロチップ106 から放出さ れる電子eは等電位面Er と直交して進行するので、孔 120 から放出される電子eの進路は大きく振れ、その振 れ角 θ は \pm 30度にもなってしまう。この結果、螢光面で は、電子ピームeが所定の螢光体(例えば赤色螢光体) に到達せず、不所望な螢光体(例えば、隣接する緑色螢 光体)に到達し、ミスランディングを起こし易くなる。 これでは、目的とする色の発光が得られず、ディスプレ イの性能が損なわれ、その高精細化において問題とな

【0024】しかも、上記した電子放出源においては、 各マイクロチップ106 から放出される電子の量(即ち、 電流量)がばらつき、不均質なものとなり易い。このた め、このようなディスプレイ装置はスクリーン上に生じ る光輝点が不均質となり、非常に目障りなものとなる。

【0025】また、上記した電子放出源は、金属粒子等

により、マイクロチップ106 とゲート電極ライン104 とが接続されてカソード電極ライン103 とゲート電極ライン104 とが短絡し、マイクロチップ106 が破壊される場合があることが分かった。これに加えて、ゲート電極ライン104 と螢光面114 との間の高真空領域130 に存在するイオンがマイクロチップ106 をスパッタし、ディスプレイとしての寿命を縮めることもある。

【0026】上記の短絡によるマイクロチップ106の破壊について、図17~図21に示す製造工程で説明すると、まず図17に示すように、ガラス等からなる下部基板101上にニオピウム等を材料として厚さ約2000人程度の導体膜を成膜し、その後、写真製版法及び反応性イオンエッチング法により、この導体膜をライン形状にパターニングしてカソード電極103とする。

【0027】そして、絶縁層105(例えば、二酸化珪素)をスパッタリング又は化学蒸着法により上記導体膜上に成膜し、この絶縁層105 上にゲート電極材料 (例えば、ニオピウム)を成膜し、その後、写真製版法及び反応性イオンエッチング法によりこの導体膜をカソード電極ライン103 と交差するようなゲート電極ライン104 に加工 20する。しかる後、ゲート電極ライン104 及び絶縁層105を貫通する円形の微細孔120 を写真製版法及び反応性イオンエッチング法により形成する。

【0028】その後、図18に示すように、剥離層124(例 えば、アルミニウム)を電子放出源の主面部に対して斜 め方向から真空蒸着により成膜する。

【0029】そして、図19に示すように、微細孔120中のカソード電極103上にモリブデンを円錐形に蒸着法により堆積させ、マイクロチップ106を形成する。このとき、剥離層124上にモリブデン106が堆積するが、この堆積の進行に伴って孔120の上方が堆積モリブデンにより徐々に閉じられ、これと同時にマイクロチップ106が円錐状に堆積する。

【0030】次いで、図20に示すように剥離層124 を溶解することにより、剥離層124 上のモリブデン106 を剥離し、除去(リフトオフ)し、図13に示した如き構造を作製する。

【0031】しかし、このリフトオフ時等に生じた金属 片125 等がマイクロチップ106 とゲート電極ライン104 との間に付着し、これらを短絡する。このため、作動時 40 にカソード103 -ゲート104 間に電圧を印加し、この電 圧を上げていった場合に、マイクロチップ106 は非常に 高温になり、ついには耐えきれないほどの温度となる。

【0032】この結果、図21に示すように、マイクロチップ106 白体と、その周りの半径数十 μ mに亘る領域のゲート104 やカソード103 までも矢印126 のように溶断され、破壊を生じてしまう。これでは、かなりの領域が動作しなくなり、有効な領域が減少してしまう。

[0033]

【発明が解決しようとする課題】本発明の目的は、上記 50 置の長寿命化が可能である。

したような従来技術の欠点を解決し、電子等の放出能力 とその方向性を良好とし、低電圧駆動を可能にして、放 出される電流量の均質化を図り、しかも、高信頼性、長 寿命であり、高精細、大型の極薄型ディスプレイ装置に も十分対応可能な粒子放出装置、電界放出型装置及びこれらの製造方法を提供することにある。

[0034]

【鰈題を解決するための手段】即ち、本発明は、第1の 電極(例えば、後述のカソード電極13)と第2の電極 (例えば、後述のゲート電極14) とが絶縁層(例えば、 10 後述のSiO₂ 層15)を介し互いに対向して設けられ、 前記第2の電極及び前記絶縁層をそれぞれ貫通する微小 孔(例えば、後述のほば円形又はスリット状の微細孔又 はカソードホール20) が形成され、前記第1の電極と前 記第2の電極との間に電圧を印加することによって所定 の粒子(特に電子)が前記第1の電極側から前記微小孔 を通して放出されるように構成されている粒子放出装置 (例えば、電界放出型カソード) において、前記第1の 電極の構成材料よりも仕事関数が小さい粒子放出物質か らなる薄膜(例えば、後述のダイヤモンド薄膜16)が前 記微小孔内に設けられていることを特徴とする粒子放出 装置に係るものである。

【0035】木発明による粒子放出装置は、電子の如きエネルギー粒子を放出するための微小孔内において、第1の電極に接して仕事関数の小さい粒子放出物質を薄膜に設けているので、第1の電極と第2の電極との間に電圧を印加した際に等電位面が上記薄膜に沿って平坦に形成されることになる。従って、この平坦な等電位面に対して直交して進行する粒子は、上記微小孔から対象物(例えば螢光体面)へかなり揃った方向性を以て進行するため、常に目的とする対象物に到達することができ、ミスランディングを大きく減少させることができ、高精細化が可能となる。

【0036】また、上記薄膜を構成する粒子放出物質の 仕事関数が第1の電極の構成材料よりも小さいので、粒 子の放出のために第1の電極と第2の電極との間に印加 する電圧を低減することができ、低電圧駆動で必要な放 出量を安定して得ることができる。

【0037】また、粒子を放出する部分を上記の薄膜としているので、この薄膜を形成する際、例えば上述した蒸着後のリフトオフによって仮に金属片が生じても、薄膜と第2の電極との間が十分離れているためにこれらの間に金属片が付着して短絡が生じることがない。この結果、印加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができる。

【0038】更に、粒子を放出する部分が上記薄膜であるため、マイクロチップ先端のように1点にイオンが集中することがなく、高真空領域に存在するイオンが薄膜に到達してこれをスパッタする割合が激減するから、装置の長寿命化が可能である。

【0039】本発明による粒子放出装置は、具体的に は、互いに交差する(交差領域は画素領域となる)カソ ード電極ラインとゲート電極ラインとが絶縁層を介して 基体上に積層され、前記ゲート電極ライン及び前記絶録 層をそれぞれ貫通する微小孔が形成されていると共に、 **前記カソード電極ラインの構成材料よりも仕事関数が小** さい電子放出物質からなる薄膜状の微小冷陰極が前記微 小孔内に設けられ、電子放出源として構成されるのが望 ましい。

【0010】また、上記した粒子放出物質からなる薄膜 10 が、絶縁層の2分の1以下の厚みに設けられているのが よく、例えば、絶縁層が1μm厚であれば、薄膜は5000 A以下の厚みを有している。この薄膜の厚みは、上記し た本発明の作用効果を有効に発揮できるように設定する のがよく、また、蒸着量等によって制御可能である。

【0041】上記した粒子放出物質の仕事関数は、第1 の電極の構成材料の仕事関数よりも小さいことが必須不 可欠であり、 3.0e V以下であることが望ましく、 2.0 e V以下が更によい。これは、両電極(第1の電極及び 第2の電極)間の印加電圧を低くし、特に数10Vでも必 20 要な電流量を得、例えばディスプレイ用として十分に動 作可能となるからである。なお、第1の電極の構成材料 としては、Nb (仕事関数4.02~4.87eV)、Mo (仕 事関数4.53~4.95eV)、Cr (仕事関数 4.5eV) 等 が挙げられる。

【0042】こうした粒子放出物質としては、ダイヤモ ンド (特にアモルファスダイヤモンド: 仕事関数 1.0 c V以下)がよい。薄膜がアモルファスダイヤモンド薄膜 である場合には、5×10' V/m以下の電界の強さでデ で、一層の低電圧駆動が可能となる。

【0043】また、こうしたアモルファスダイヤモンド 薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か ら放出される電流量の均質化を図ることができる。そし て、アモルファスダイヤモンド薄膜は化学的に不活性で あり、イオンによりスパッタリングされにくいので、安 定なエミッションを長い時間維持できる。

【0044】ダイヤモンド以外に使用可能な粒子放出物 質としては、LaB。(仕事関数2.66~2.76eV)、B aO(仕事関数 1.6~2.7 eV)、SrO (仕事関数1. 25~1.6 eV)、Y: O: (仕事関数 2.0eV)、Ca O (仕事関数 1.6~1.86e V) 、BaS (仕事関数2.05 eV)、TiN(仕事関数2.92eV)、ZrN(仕事関 数2.92 e V) 等が挙げられる。

【0045】こうした粒子放出物質は、既述したマイク ロチップ106 の構成材料であるモリブデン(仕事関数 4.6 e V) 等に比べて仕事関数がかなり小さいことが特 徴的である。なお、この仕事関数は 3.0e V以下とする のが望ましいが、これは両電極間の印加電圧との相関性 で決めることができ、仕事関数が小さめである場合は印 50 である。

加電圧を低くでき (例えば、仕事関数を 2.0e V以下と すれば印加電圧は 100V以下にでき)、或いは仕事関数 が大きめである場合は印加電圧を高くすればよい。

【0046】本発明はまた、上記した電界放出型カソー ド等の電子放出源の如き粒子放出装置を具備する電界放 出型装置、例えば、そうした粒子放出装置と、上記した 螢光面パネルの如く粒子が入射する発光用等の装置との 組み合わせで構成される電界放出型装置も提供するもの である。また、放出される粒子は通常は電子であるが、 必ずしも電子に限られるものではなく、他の素粒子も対 象としてよい。

【0047】こうした電界放出型装置としては、カソー ド電極ライン、ゲート電極ライン、微小孔付きの絶縁層 及び前記微小孔内の薄膜状の微小冷陰極からなる第1の パネルと、複数色の発光体及びこれらの発光体がそれぞ れ被着された電極からなる第2のパネルとによって構成 された電界放出型発光装置が挙げられる。この場合、発 光体が螢光体である電界放出型ディスプレイ装置(FE D)として構成することができる。

【0048】本発明による粒子放出装置及び電界放出型 装置は、基体(例えば、後述のガラス基板11)上に第1 の電極(例えば、後述のカソード電極13)を形成する工 程と、この第1の電極を含む領域上に絶縁層(例えば、 後述のSiO:層15)を形成する工程と、この絶縁層上 に第2の電極(例えば、後述のゲート電極14)を形成す る工程と、この第2の電極及び前記絶縁層をそれぞれ貫 通する微小孔(例えば、後述のほぼ円形又はスリット状 の微細孔又はカソードホール20)を形成する工程と、前 記第2の電極上に剥離層(例えば、後述のアルミニウム ィスプレイとして必要な電流量を得ることができるの 30 層24)を形成する工程と、しかる後に粒子放出物質(例 えば、ダイヤモンド)を前記微小孔内に堆積させて前記 粒子放出物質の薄膜(例えば、後述のダイヤモンド薄膜 16) を形成する工程と、前記剥離層と共にこの剥離層上 の前記粒子放出物質を除去する工程(リフトオフ)とを 有する方法を経て製造するのが望ましい。

> 【0049】この製造方法によれば、粒子放出物質の薄 膜を成膜するに際し、その薄膜の厚み分(望ましくは、 絶縁層の厚みの1/2以下) だけ堆積させればよいの で、既述したマイクロチップのように高さや形状を高精 度にして形成する必要はなく、また、微小孔内の堆積膜 以外に堆積した粒子放出物質を剥離層と共にリフトオフ し易くなり、このリフトオフ時に仮に金属片が生じても 薄膜が薄いために金属片がカソードーゲート間に接触し て短絡することはない。

[0050]

【実施例】以下、本発明の実施例を説明する。

【0051】図1~図9は、本発明を電子放出源(電界 放出型カソードを含む電極構体)及び極薄型のディスプ レイ装置(FED)に適用した第1の実施例を示すもの 20

【0052】本実施例によるディスプレイ装置は、図11 に示したものと同様に、図1に示す電子放出源(電界放 **山型カソードを含む電極構体25)と、真空部を介して電** 子放出源に対向したアノードとなる螢光面パネルとの組 み合わせによって構成され、既述したようにしてディス プレイ動作を行うものである。

【0053】電子放出源においては、その要部を縦断面 で表す図1(更には、画素領域を平面的に表す図2)に 示すように、例えばガラス材からなる下部基板11の表面

【0054】これらのカソード電極ライン13上には、各 接続端部13aを除いて絶縁層15が成膜され、その上に各 カソード電極ライン13と領域22で交差して帯状の複数本 のゲート電極ライン14が形成され、各カソード電極ライ ン13と共にマトリクス構造を構成している。

【0055】さらに、各カソード電極ライン13の接続端 部13 a 及び各ゲート電極ライン14の接続端部14 a が制御 手段(図13の107 と同様のもの)にそれぞれ接続され、 電気的に導通している。

【0056】ここで、絶縁層15にはカソード電極ライン 13からゲート電極ライン14へ通じる孔径wの多数の円形 の微細(小)孔20がカソードホールとして形成され、こ れらの各孔内に電界放出型カソードとしての薄膜16が50 00A以下(例えば2000A)の厚みに設けられている。

【0057】これらの各薄膜16は、仕事関数がカソード 電極ライン13よりも小さい電子放出材料、例えばアモル ファスダイヤモンドの薄膜からなっていて、後述の方法 によって微細孔16内に容易に成膜できる。

【0058】なお、螢光面パネル側の基板は、その一主 30 面である下面部において上記真空部を介して上記電子放 出源の主面部と対向して設けられている。この上部基板 の下面部には、螢光面が晩布され、各カソード電極ライ ン13とそれぞれ平行な帯状の螢光面が形成されている。

【0059】上記電子放出源においては、上記制御手段 により所定のカソード電極ライン13及びゲート電極ライ ン14を選択し、これらの間に所定の電圧を印加すること によって、対応する画素領域内の各微細孔20内の薄膜16 に所定の電界がかかると、各微細孔20内の薄膜16からト ンネル効果によって電子が放出される。

【0060】このとき、上記電子放出源が内蔵されたデ ィスプレイ装置において、所定の画素領域を励起するこ とによって各機網孔20内の薄膜16から放出された電子が 上記制御手段によりカソード電極ライン13とアノードで ある上部基板との間に印加された電圧によって更に加速 され、ゲート電極ライン14と上記上部基板との間に形成 された真空部30を通って螢光面に到達する。そして、こ の電子線により螢光面から可視光が放出される。

【0061】ここで、図3に示すように、カソード電極

厚に形成されていてその上面16Aがフラットであるため に、ゲート電極14-カソード電極13間に電圧を印加した 際に等電位面E。 は薄膜16の面に沿ってほぼフラットに 微細孔20内に形成されることになる。

10

【0062】従って、薄膜16から放出される電子 e は等 電位面E。と直交して進行するので、孔20から放出され る電子eは進路があまり振れることなく、真空部(高真 空領域)30を通して所定の螢光体(例えば赤色螢光体) に到達し、ミスランディングを起こすことはない。 この 上に帯状の複数本のカソード電極ライン13が形成されて 10 結果、常に目的とする色の発光が得られ、ディスプレイ の性能が向上し、高精細化が可能となる。

【0063】しかも、上記した電子放出源においては、 ゲート電極ライン14及び絶縁層15を貫通する多数の円形 の微細孔20内に薄膜16の微小冷陰極が形成され、これが カソード電極ライン13と電気的に接続されている構成を 有し、薄膜16がアモルファスダイヤモンド等の如く仕事 関数がカソード電極13よりも小さい材料からなっている ので、カソード電極13ーゲート電極14間に印加する電圧 を低くしても(数10V以下でも)放出される電子の量 (即ち、電流量) が安定して得られる。

【0064】この場合、薄膜16が特にアモルファスダイ ヤモンドである場合、微小冷陰極自体が抵抗体であるた め、各微細孔20内の薄膜16から放出される電流量が均費 化される。この結果、ディスプレイ装置のスクリーン上 に生じる光輝点が均質となり、見栄えが非常に良好なも のとなる。

【0065】更に、アモルファスダイヤモンド薄膜は化 学的に不活性であり、マイクロチップ先端部のように 1 点にイオンが集中することはなく、真空部30に生じるイ オンによってもスパッタリングされ難いので、安定なエ ミッションを長い時間維持できる。こうしたスパッタリ ングについては、薄膜16自体が薄くて微細孔20の底面に 存在しているために、薄膜16はスパッタリングされ難い 構造となっている。

【0066】更に、電子を放出する部分を上記の薄膜16 としているので、この薄膜を形成する際、後述する蒸着 後のリフトオフによって仮に金属片が生じても、薄膜16 とゲート電極14との間が十分離れているためにこれらの 間に金属片が付着して短絡が生じることがない。この結 果、印加電圧を上昇させた場合に電極が溶断されること はなく、信頼性の良い動作を行わせることができる。

【0067】次に、本実施例によるディスプレイ装置を 構成する電子放出源(電界放出型カソードを含む電極構 体25)の製造方法の一例を図4~図9について説明す

【0068】まず、図4に示すように、ガラス等からな る下部基板11上にニオブ、モリブデン又はクロム等の導 体材料を厚さ約2000Å程度に成膜し、その後、写真製版 法及び反応性イオンエッチング法(例えばCl. とO2 ライン13上の微細孔20内に配した薄膜16が非常に薄い膜 50 との混合ガス使用)によりこの導体膜をライン形状に加

エし、カソード電極ライン13を形成する。

【0069】次いで、図5に示すように、絶縁層15、例えば二酸化珪素(SIO))をスパッタリング又は化学蒸着法(CVD)によりカソード電極ライン13を含む面上に厚さ1μm程度に成膜し、更に、絶縁層15上にゲート電極材料14、例えばニオプ又はモリブデンを厚さ2000 A程度に成膜する。

【0070】次いで、図6に示すように、写真製版法及び反応性イオンエッチング法により、このゲート電極材料膜をカソード電極ライン13と交差するようなライン形 10状のゲート電極ライン14に加工する。そして、ゲート電極ライン14と絶縁層15を貫通する円形の微細孔20を写真製版法及び反応性イオンエッチング法(例えば、CHF 2 とCH2 F2 との混合ガス使用)により形成する。

【0071】次いで、図7に示すように、ゲート電極14をマスクにして微細孔20に面する絶縁層15をウエットエッチング(等方性エッチング:例えば、弗化アンモニウムを緩衝剤として添加したフッ酸を使用)でオーバーエッチングし、これによって微細孔20を拡張すると共に、ゲート電極14にオーバーハング部14Aを形成する。

【0072】次いで、図8に示すように、剥離層24、例 えばアルミニウム又はニッケルを電子放出派の主面部に 対して斜め方向から真空蒸着により成膜する。

【0073】次いで、図9に示すように、微細孔20内の 導体部(カソード電極13)上に #膜16、例えばアモルフ アスダイヤモンド #膜16の微小冷陰極を例えば化学蒸着 法 (CVD) により厚さ2000 A程度に 成膜する。この C VDで使用する反応ガスは CH、とH』との混合ガス、 又はCOとH』との混合ガスであり、この反応ガスの熱 分解によってダイヤモンド #膜16を #積させる。

【0074】次いで、剥離層24を溶解することにより、この剥離層24上に堆積した微小冷陰極材16を剥離し、除去(リフトオフ)する。これによって、図1に示した如く、微細孔20内に微小冷陰極16を選択的に形成した電極構体25(電子放出源)を完成する。

【0075】このように、上記した製造方法によって、電子放出物質の薄膜16を成膜するに際し、その薄膜16の厚みは絶縁層15に比べてずっと薄く、その厚み分は容易に堆積可能であるので、既述したマイクロチップのように高さや形状を高精度にして形成する必要はなく、ま 40た、微細孔20内の堆積膜以外に堆積した電子放出物質を剥離層24と共にリフトオフし易くなる。

【0076】しかも、このリフトオフ時に仮に金属片が生じても薄膜16が薄いために、カソード13-ゲート14間が十分に離れており、これらの間に金属片が接触して短絡することはない(但し、上記に例示したダイヤモンド等の仕事関数の小さい物質はいずれも絶縁体であって短絡を生じることもない)。この結果、カソード13-ゲート14間の印加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができ 50

る.

【0077】なお、図9に示した薄膜16の堆積時には、ゲート電極14のオーバーハング部14Aの存在によって、微細孔20内において堆積膜16が絶縁層15の内壁面に付着すること(従って、ゲート電極14と薄膜16が接触すること)を防止でき、薄膜16による電子放出性能を良好にできる。また、オーバーハング部14Aはあまり突出させないことによって、ゲート電極14の機械的強度も保持できる。

12

【0078】図10は、本発明の第2の実施例による電子 放出源(電極構体25)を示すものである。

【0079】この第2の実施例による電子放出源は、上 記の第1の実施例による電子放出源とほぼ同様の構成を 有するが、微細孔20の形状がスリット状であることが異 なっている。

【0080】即ち、本実施例による電子放出源においては、ゲート電極ライン14及び絶縁層15を貫通して多数のスリット状の微細孔20が形成され、これらの微細孔20内に薄膜16の微小冷陰極が形成されてカソード電極ライン2013と電気的に接続されている。

【0081】薄膜16がアモルファスダイヤモンドからなる場合、上述したように低電圧駆動が可能となり、また、微小冷陰極自体が抵抗体であるから、各微細孔20内の薄膜16から放出される電流量が均質化される。さらに、アモルファスダイヤモンド薄膜16は化学的に不活性であり、スパッタリングされ難いので、安定なエミッションを長い時間維持できる。

【0082】本実施例では、微細孔20がスリット状であるが、微小冷陰極の薄膜16の表面での電界強度は上述した第1の実施例による円形の微細孔の場合とほとんど等しいので、ほぼ同一電圧で駆動できる。このスリット状の微細孔20は、円形の微細孔の場合と比較して、エミッション領域(電子放出面積)が大きいので、同一電圧で駆動しても、より大きな電流密度が得ることができる。

【0083】以上、本発明の実施例を説明したが、上述の実施例は本発明の技術的思想に基いて更に変形が可能である。

【0084】例えば、上述した薄膜16、カソード電極13 等の材質や厚み、その成膜方法等は種々変化させてよ い。成膜方法には、上述したCVDだけでなく、レーザ アプレーション法(レーザ光照射によるエッチング現象 を利用した堆積法:ダイヤモンド薄膜の場合はターゲッ トはグラファイトが使用可能)、スパッタ法(例えばA r ガスを用いたスパッタリング:ダイヤモンド薄膜の場 合はターゲットはグラファイトが使用可能)等がある。

【0085】また、上述した電子放出源は、FEDに好適であるが、対向する螢光面パネルの構造や各部のパターン及び材質等は上述したものに限られず、また、その作製方法も種々採用できる。

【0086】なお、上述した電子放出源の用途は、FE

D又はそれ以外のディスプレイ装置に限定されることは なく、真空管(即ち、カソードから放出される電子流を ゲート電極(グリッド)によって制御し、増幅又は整流 する電子管)に使用したり、或いは、カソードから放出 される電子を信号電流として取り出すための回路素子 (これは、上述したFEDの螢光面パネルに光電変換素 子を取付け、螢光面パネルの発光パターンを光電変換素 子で電気信号に変換する光通信用の素子も含まれる。) 等にも応用可能である。

[0087]

【発明の作用効果】本発明によれば、上述した如く、第 1の電極と第2の電極とが絶縁層を介し互いに対向して 設けられ、前記第2の電極及び前記絶縁層をそれぞれ貫 通する微小孔が形成され、前記第1の電極と前記第2の 電極との間に電圧を印加することによって所定の粒子が 前記第1の電極側から前記微小孔を通して放出されるよ うに構成されている粒子放出装置において、前記第1の 電極の構成材料よりも仕事関数が小さい粒子放出物質か らなる薄膜が前記微小孔内に設けられているので、前記 第1の電極と前記第2の電極との間に電圧を印加した際 20 に等電位面が前記薄膜に沿って平坦に形成されることに なる。従って、この平坦な等電位面に対して直交して進 行する粒子は、前記微小孔から対象物(例えば螢光体 面)へかなり揃った方向性を以て進行するため、常に月 的とする対象物に到達することができ、ミスランディン グを大きく減少させることができ、高精細化が可能とな

【0088】また、前記薄膜を構成する粒子放出物質の 仕事関数が前記第1の電極の構成材料よりも小さいの で、粒子の放出のために前記第1の電極と前記第2の電 30 極との間に印加する韓圧を低減することができ、低電圧 駆動で必要な放出量を安定して得ることができる。この 場合、前記微小孔の薄膜が抵抗体であると、微小孔内の **薄膜から放出される粒子量を均質化できる。**

【0089】また、粒子を放出する部分を前記薄膜とし ているので、この薄膜を形成する際、例えば蒸着後のリ フトオフによって仮に金属片が生じても、前記薄膜と前 記第2の電極との間が十分離れているために、これらの 間に金属片が付着して短絡が生じることがない。この結 果、印加電圧を上昇させた場合に電極が溶断されること 10 状況を示す概略断前図である。 はなく、信頼性の良い動作を行わせることができる。

【0090】更に、粒子を放出する部分が削記薄膜であ るため、マイクロチップ先端のようにイオンが1点に集 中することはなく、高真空領域に存在するイオンが薄膜 に到達してこれをスパッタする割合が激減するから、装 置の長寿命化が可能である。この場合、微小孔の薄膜は 化学的に不括性であってスパッタリングされにくい材質 で形成すれば、一層安定なエミッションを長い時間維持 できる。

【図面の簡単な説明】

14 【図1】本発明の第1の実施例による電子放出源の概略 断面図である。

【図2】同電子放出源の一部分の拡大平面図である。

【図3】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。

【図4】同電子放出源の製造工程の一段階を示す機略断 面図である。

【図 5 】同電子放出颜の製造工程の他の一段階を示す概 略断面図である。

10 【図 6】 同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図7】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図8】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図9】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。

【図10】本発明の第2の実施例による電子放出源の部分 断面の概略図である。

【図11】従来の電子放出源を適用したディスプレイ装置 の一部分の分解断面斜視図である。

【図12】同電子放出源の一部分の拡大断面斜視図であ

【図13】同電子放出源の概略断面図である。

【図14】同ディスプレイ装置におけるR、G、B三端子 の切り換えによる色選別を説明するための一部分の概略 断面図である。

【図15】何色選別時のタイミングチャートである。

【図16】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。

【図17】同電子放出源の製造工程の一段階を示す機略断 面図である。

【図18】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図19】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図20】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。

【図21】同電子放出源の製造工程において溶断が生じる

【符号の説明】

11・・・下部基板

13・・・カソード電極ライン

14・・・ゲート電極ライン

15・・・絶縁層

16・・・薄膜

20・・・微細孔 (カソードホール)

22・・・交差領域

24・・・剥離層

50 25・・・電子放出源 (電極構体)


15


30・・・真空部 e···電子


E.・・・等電位面


R、G、B・・・各色の螢光体


16




















[図17]




【図19】




【図16】



【図18】



[図20]



[图21]

